值得注意的是，三星电子此前曾提到过一款名称相似的LLW（Low Wide I/O）内存，但无法证实两者之间的关系。
LP Wide I/O 内存将在 2025 年第一季度实现技术准备，并在 2025 年下半年至 2026 年中期实现量产。
路线图显示，LP Wide I/O 内存的单封装宽度将是现有 HBM 内存的一半。
相比之下，现在的内存都是单一封装，四通道，总共64位，而未来的内存只有96位。
更大的位宽意味着三星电子的LP Wide I/O内存可以提供远超现有移动内存产品的内存带宽，满足设备端AI应用等场景的需求。
要在相对较小的移动存储器芯片上实现位宽，需要堆叠DRAM芯片，但HBM使用的TSV硅通孔方法并不适合移动存储器中DRAM层之间的互连。
因此三星电子将在LP Wide I/O内存上采用一种名为VCS（全名Cu Post Stack）的新型垂直互连技术。
与SK海力士的VFO技术类似，三星电子的VCS技术也是结合了扇出型封装和垂直通道。
三星电子表示，VCS先进封装技术相比传统引线键合，I/O密度和带宽分别提高了8倍和2.6倍；
相较于VWB（IT家注：全称Wire，疑似是指SK海力士的VFO技术）垂直引线键合技术，三星电子宣称其VCS技术的生产效率是前者的9倍。
三星电子在图中还提到，其存储器预计将在2025~2026年实现量产。
