从早期的深紫外（DUV）光刻机开始，其稳定可靠的性能为半导体行业的发展奠定了坚实的基础；到后来的极紫外（EUV）光刻机，以其独特的极紫外光源和更短的波长，成功地将光刻精度推向了新的高度；而现在高数值孔径（High-NA）光刻机正式登上历史舞台，进一步提高了光刻的精度和效率，为制造更小、更精密的芯片提供了更好的解决方案。
尤其是目前全球最先进的芯片制造设备ASML High-NA EUV光刻机的问世，显着提升了芯片的晶体管密度和性能，这对于实现大规模量产至关重要。 2nm以下先进工艺。这很重要。
在此形势下，英特尔、台积电、三星、SK海力士等主要晶圆制造公司都在伺机推出或公布High-NA EUV光刻机的市场进展，这预示着半导体行业将迎来新的发展机遇。轮发展。技术创新和竞争激增。
英特尔：运气不好
在半导体巨头中，英特尔是第一家向ASML订购新型High-NA EUV设备EXE:5000的公司。
早在2023年12月，英特尔就赢得了全球首台高NA EUV光刻机，并于今年4月宣布在其位于美国俄勒冈州希尔斯伯勒的Fab D1X研发工厂完成了全球首台高NA EUV光刻机。台湾商用High-NA（0.55NA）EUV光刻机的组装工作现已进入光学系统校准阶段，计划用于其18A（1.8nm）和14A（1.4nm）节点。
今年8月，英特尔宣布成功接收全球第二台高NA EUV光刻机，价值3.83亿美元。它已在俄勒冈州晶圆厂成功完成安装和调试。
ASML此前曾表示，近期2nm光刻机产能仅为10台，预计到2028年每年产能20台。值得注意的是，最新的10台光刻设备中，公开信息显示，有6台已投产。被英特尔收购。
可见，英特尔在最先进光刻机的引进方面取得了远远领先的优势。
俗话说：“每经受苦，就会获得智慧”。 Intel之所以如此积极地选择High-NA EUV设备，实际上是因为其之前在EUV方面的失败。
Tick-Tock模式崩溃，EUV技术窗口期错过
众所周知，英特尔与ASML合作了数十年，推动了光刻技术从193nm浸没式光刻技术向EUV的发展。但出于成本考虑，英特尔时任CEO不愿意使用昂贵的ASML EUV光刻机，并选择在其10nm工艺中不使用该技术，而是使用DUV光刻机进行四重图案化，导致英特尔遇到良率困难。
回顾历史，我们可以看到，Intel在2011年就推出了22nm工艺，远远超过了当时台积电和三星的28nm，其技术优势可以说是遥遥领先。然而从14nm节点开始，英特尔接连遭受重创。
2014年，英特尔和三星均实现了14nm工艺芯片的量产。然而，到2017年，台积电已经推进到10nm和7nm工艺。然而，英特尔不愿意采用最新的EUV光刻技术，导致其原计划在2016年才实现10nm芯片的量产，直到2019年才实现量产，比台积电的推出晚了两年半，其7nm芯片也没有推出直到 2022 年。
事实上，除了未能掌握EUV技术之外，英特尔代工的衰落也与其“Tick-Tock”策略密不可分。
英特尔前CEO保罗·欧德宁曾提出芯片制造的“Tick-Tock”策略，即在Tick年（工艺年）更新制造工艺，在Tock年（架构年）更新微架构，相当于每两年处理一次进展。但同期，为了实施“高效管理”和“节约成本计划”，英特尔裁员2万人，大量参与下一代芯片技术和架构研发的工程师被裁掉。被解雇了。结果，“Tick-Tock”模式难以为继，14nm芯片被推迟了一段时间。今年才推出，10nm芯片已经多次推迟。
英特尔每年都会对芯片技术进行小幅更新，就像挤牙膏一样。当年，这里一度被嘲笑为“牙膏厂”。
随着Tick-Tock模式的崩溃和错失EUV早期技术窗口，英特尔开始逐渐落后。
与此同时，台积电和三星从ASML大量采购EUV设备，不断缩小芯片的工艺尺寸，提高芯片效率和性能，大幅增强在晶圆代工领域的竞争力。在先进制造工艺方面，英特尔远远落后于台积电和三星。
更为严重的是，生产技术落后、产品竞争力下降，不仅影响了英特尔的代工业务，还持续蚕食其在桌面芯片和服务器芯片方面的市场份额。
可谓一招牵一发而动全身。
英特尔自救，路在何方？
因此，痛定思痛后，英特尔率先向High-NA EUV光刻机发起攻势，试图挽回已经拉开的差距。
如上所述，2024年4月，英特尔位于美国俄勒冈州的研究机构安装了一台重达150吨的巨大设备。
这也是英特尔CEO帕特提出“IDM 2.0”战略后，迅速重新聚焦于前沿制程技术的提升，并提出了四年五个制程节点的计划。他希望在2025年利用Intel 18A赶上台积电的2nm工艺。
同时，英特尔希望通过率先采用高NA EUV光刻机，实现对台积电等竞争对手的持续领先。英特尔的目标是在2026年至2027年间实现英特尔14A工艺技术的量产，并在此基础上进一步改进工艺技术。最终，英特尔的代工业务将在2030年实现盈亏平衡的营业利润率，成为全球第二大晶圆代工厂。
在目标指引下，英特尔正在不断加强代工基础设施建设，计划未来五年投资1000亿美元，扩大先进芯片制造能力。同时将投资约300亿欧元在德国马格德堡建设两座半导体工厂。这些投资计划将显着增强英特尔的芯片代工能力。
然而，战略愿景是美好的，现实却是残酷的。
尽管英特尔野心勃勃，但由于四年内对五个节点的巨额投入以及路线演进、生态建设和产能扩张，英特尔披露去年代工业务收入同比下降31.2%至189亿美元，营业亏损70亿美元。同比增长34.6%。
2024年很可能是英特尔芯片制造业务运营亏损最严重的一年。今年Q1财报显示，该业务运营亏损25亿美元，几乎是上一季度的两倍； Q2亏损达到28.3亿美元，代表工党亏损继续扩大。
研究公司的数据显示，英特尔在2024年第二季度没有进入全球代工收入前10名。过去几年，英特尔在2023年第三季度短暂上榜，市场份额仅为1 %。
这意味着，过去三年，IFS已经无法真正支持英特尔以尖端芯片制造重塑行业地位的目标。同时，作为美国唯一有能力承担引领尖端代工行业角色的国家，英特尔无法承担时代的重任。 。
据Mind 报道，美国半导体咨询公司D2D总裁Jay也特别指出：“英特尔代工厂面临的真正挑战是，他们的经济模式必须拥有更多的客户，以支持其制造工艺的不断进步。研发。外部客户需求必须增加一倍，以支持摩尔定律轨道上的持续进步。”
不难看出，英特尔目前陷入了困境。其业绩持续下滑。 2024年甚至由盈转亏。其股价暴跌近60%。其市值多次跌破1000亿美元，成为标普500指数中表现最差的科技。股份之一。
面对危机，英特尔在内部信中表示，将进一步分离芯片制造和设计业务，这是解决该公司50年历史上最严重危机之一的一系列新措施的一部分。
根据英特尔此前公布的预测数据，剥离晶圆制造业务后，2023年将节省30亿美元成本，2025年将节省8-100亿美元成本。同时，计划在德国建厂和波兰则推迟两年；马来西亚工厂的建设即将完工，但正式开业时间将取决于市场状况和产能利用率。
在英特尔继续采取紧急行动执行上个月宣布的计划的同时，英特尔也在努力谨慎管理现有现金，以切实改善其资产负债表和流动性。这包括出售其部分股份并推动其独立IPO；在产品开发策略方面，还计划简化x86产品组合。这也是Intel多次公开讨论过的计划。
今年8月，英特尔甚至被曝正在考虑剥离其产品和代工业务。值得一提的是，在传出晶圆业务可能被分拆后，英特尔股价反弹逾9%，可见投资者对芯片代工业务有多么失望。
正处于低谷的英特尔是美国芯片制造业的一个缩影。成本、技术、资源、IDM地位等都在制约英特尔雄心勃勃的芯片代工计划。但尽管业界也讨论了放弃芯片代工的可能性，尽管芯片代工业务的持续亏损令资本市场不满，但这却是为数不多的能够拯救英特尔于水火之中的关键布局之一。
英特尔别无选择，只能抓住一切可能性，硬着头皮。
因此，英特尔需要最尖端的High-NA EUV光刻机作为生产和营销工具，以展示其3纳米以下的研发和制造能力，并试图扩大其客户群。不过，作为一款新机，High-NA EUV光刻机也要求英特尔不得不冒着设备折旧和量产摊销成本的压力来平息外界的质疑。
从行业持续竞争以及芯片代工“重资产、长周期”的行业属性来看，英特尔还有很多硬仗要打。尤其是现在英特尔正在着手公司历史上最大的转型以拯救自己。
英特尔已经从过去的麻烦中恢复过来。 20世纪80年代，在日本企业的攻势下，英特尔退出DRAM，将运营资源集中到CPU上，横扫个人电脑市场。
正如基辛格所说：“这是英特尔 40 多年来最重要的转型。自从从内存过渡到微处理器以来，我们还没有尝试过如此大规模的事情。当时我们成功了，我们将拥抱这一刻，为未来打造更强大的英特尔。”未来几十年。”
但英特尔的各种自救还需要时间来检验。
三星电子陷入代工制造阴霾
今年8月，在“2024光刻+图案学术大会”上，三星电子表示，为了在与英特尔、台积电等全球半导体竞争对手的“芯片大战”中保持竞争力，公司正在积极参与技术开发和研究。该公司首款High-NA EUV设备“EXE:5000”将于2024年底至2025年第一季度之间推出，预计将于2024年实现该技术的全面商业化2027 年。
据悉，该设备可能会放置在华城园区的半导体研究所（NRD），预计将用于代工业务，进一步增强其在先进节点领域的竞争优势。
事实上，三星芯片代工早年就占据绝对优势。乔布斯在2007年发布第一代时，采用的是从三星购买的ARM架构芯片。随后安装在 4、4s、5 和 5s/5c 上的 A4、A5、A6 和 A7 芯片也由三星制造。那时还没有台积电。
直到2011年，由于三星本身从事手机芯片和手机终端的研发和销售，在智能手机市场与苹果存在竞争关系。双方互相推诿，直到2018年6月才达成和解。
在这个过程中，苹果也开启了“去三星化”的进程。 2014年推出的所有A8芯片均由台积电生产。台积电得以成功从三星手中夺取苹果订单。一方面，苹果急于寻找替代代工厂，这为台积电创造了绝佳机会。另一方面，台积电在20nm工艺上取得重大突破，良率大幅提升。然而三星20nm工艺突然下滑，关键问题还没有解决，良率无法满足苹果的要求。正是这样的天时地利，让台积电成功收购了苹果。
另一方面，三星被抢了大客户后，决定不搞20nm，选择从28nm直接跳到14nm，反超台积电的16nm。因此，对于2015年的A9芯片，苹果将部分订单重新分配给了三星，于是就有了两个版本：台积电代工和三星代工。理论上来说，三星14nm的性能应该比台积电16nm更好，但消费者的口碑却截然相反。许多人担心购买三星制造的版本。
这次失败导致三星彻底失去了苹果的代工订单。苹果后续的芯片均由台积电代工，制造工艺从2015年的16nm稳步提升至4nm。
与此同时，高通在三星代工领域几乎失利。骁龙8+Gen1紧急转投台积电4nm代工，强行挽回了高通的声誉和市场地位。
在芯片代工赛道上，三星占据起步优势，但中期的连连失利让台积电一步步反超，导致今天大幅领先。不过，三星也知道自己与台积电之间存在技术差距，因此想要反超台积电，就必须拿出更强的“杀手锏”。
由此，三星几乎将追赶台积电的希望全部押在了3nm工艺上。 2023年，三星率先推出3nm制程技术，采用更先进的GAA（环栅晶体管）技术，领先于台积电的技术。
可以说，3nm相当于三星最后的“背水一战”。如果能够一举追上台积电，未来或许还有两雄争霸的机会。
但从市场进展来看，三星3nm工艺在良率方面面临挑战，导致了非常尴尬的局面。三星的3nm芯片虽然比台积电推出早，但成本却比台积电高很多，而且性能也较差。有一个差距。据悉，三星第二代3nm制程工艺良率不稳定，自身良率不足20%。三星系列手机均搭载骁龙8Gen4处理器，自研版本因体验差异太大而被放弃。
拉开与台积电的差距后，给三星下订单的客户越来越少。
过去，高通的先进制程芯片一直由三星独家生产。于是，在5nm芯片之后，高通也将先进制程芯片的订单交给了台积电。现在，苹果的A17和A18系列芯片均由台积电代工。采用3nm工艺制造；高通的3nm芯片、联发科的天玑9400均由台积电代工；就连英伟达、AMD、特斯拉的3nm芯片都是台积电代工的，包括英特尔现在的订单，也是给台积电的。
在芯片制造方面，仅台积电就占据了全球60%以上的市场份额。 3nm芯片制造几乎占据100%的份额，而7nm以下芯片制造则占据了90%的市场份额。第二大晶圆厂三星的市场份额仅为11.5%。
据《朝鲜日报》报道，三星已关闭平泽第2工厂和第3工厂30%的4纳米、5纳米和7纳米生产线。预计到2024年底，产能将继续关闭直至50%。此举显然是为了应对英伟达、AMD、高通等全球科技巨头未能向三星电子下大规模订单的情况。
有业内专家强调，设备一旦停机，恢复正常运行是一个漫长的过程。通常，即使在需求低迷时期，公司也会降低利用率而不是完全关闭。然而，三星近30%的先进工艺设备闲置的情况却是史无前例的。
2024年第三季度，包括晶圆代工和系统LSI在内的三星非内存部门亏损超过1万亿韩元。此外，三星3nm工艺良率持续较低，尚未被大客户采用。该公司最近将其位于德克萨斯州泰勒的先进晶圆代工工厂的量产时间推迟至2026年。
综合起来，这个差距彻底击碎了三星在3nm时代超越台积电的梦想。
因此，三星推出High-NA EUV光刻机的消息，意味着它将与英特尔、台积电在下一代光刻技术上展开更加激烈的竞争。
三星计划在2025年量产2nm工艺，并逐步扩展到其他应用领域。例如，2025年将首先应用于移动领域，2026年扩展到HPC应用，然后在2027年扩展到汽车领域。三星2nm工艺节点采用优化的反向供电网络技术，减少电源的干扰信号电路上的供电电路。
这一发展标志着三星首次涉足高数值孔径 EUV 技术。此前，三星电子曾与IMEC合作进行电路加工研究。三星计划利用自有设备加速先进节点的开发，并设定了到2027年实现1.4nm工艺商业化的目标，这可能为1nm生产铺平道路。
此外，为了实现全面商业化，三星还积极构建相关生态系统。
据悉，三星电子采购了高NA EUV掩模检测设备“英联（ACTIS）A300”。预计三星电子内部完成ASML的EXE:5000的安装后，将于明年上半年正式推出。同时，我们正在与电子设计自动化（EDA）公司合作设计新的光掩模，包括用于High-NA EUV的非线性（）掩模电路绘制方法，以提高晶圆上印刷电路的清晰度。此次合作涉及半导体 EDA 工具全球领导者等公司。
除了ASML之外，三星电子预计还将与JSR和将光刻胶应用于晶圆的跟踪设备“One”东京电子等光刻胶公司合作，为High-NA时代的到来做好准备。准备。据悉，三星电子正准备通过这样的生态系统建设工作，在2027年将High-NA正式商业化。
三星电子的晶圆代工业务正站在关键的十字路口。它的生存似乎取决于2nm芯片工艺技术的量产。这不仅是一次技术飞跃，也是三星晶圆代工业务能否重生的关键。
然而，成功之路从来都不是一帆风顺的。在推进技术蓝图的过程中，三星不得不面对一系列严峻的挑战：
首先是技术问题。先进工艺的良率一直是悬在半导体厂商头上的达摩克利斯之剑。三星3纳米工艺因良率低、可靠性存疑而未能达到量产标准，这无疑给其代工业务蒙上了阴影。
更糟糕的是，市场的反应并没有达到三星的预期。尽管三星努力提高技术能力，但代工业务的可靠性和竞争力在客户心目中仍然不足。面对台积电等强劲竞争对手，三星似乎无法赢得高端客户。这种市场困境进一步加剧了三星的财务压力。预计三星晶圆代工业务第三季度可能亏损数千亿韩元，这对三星管理层来说是一次重大考验。
面对内忧外患，三星高管不得不做出一系列艰难的决定。
尽管三星多年来一直努力挑战台积电，但过去五年三星在代工制造市场的份额下降了8个百分点，2024年第二季度三星占全球代工市场份额的11.5%据该研究公司称。 %，而台积电则占据62.3%的市场份额。
三星市场份额的下降凸显了其在掌握先进芯片制造技术方面面临的技术挑战。它在代工业务上投入过多，未能获得足够的客户或稳定其生产流程，这进一步加剧了三星当前的危机。 。
综合来看，半导体行业本身就是一个技术快速迭代、市场不断变化的领域。三星必须保持足够的敏锐度来应对未来的变化。如何在瞬息万变的市场中寻找适合自身发展的道路，是三星亟待解决的问题。
台积电“有条不紊”，赢得“谈判游戏”
作为半导体行业的领导者，台积电在过去的30年里取得了巨大的成就。过去几年，面对三星、英特尔的巨大挑战和压力，台积电审时度势，采取有效措施，成为全球最大的芯片代工厂。
如今，尽管业界领先的半导体公司都在争夺高数值孔径EUV设备，但台积电似乎并不急于加入这个行列。
此前，在谈到何时引入High-NA EUV设备时，台积电高级副总裁兼副联席首席运营官张晓强在接受采访时透露，台积电有信心，不会因为竞争对手抢购设备而盲目扩大采购。依然会采取稳扎稳打的方式。布局先进制造工艺，应对挑战。
不过，近日有消息称，台积电有望在今年年底从ASML接收首批全球最先进的芯片制造设备——高数值孔径极紫外（High NA EUV）光刻机。这一消息标志着台积电在半导体制造领域又迈出了重要一步。
有趣的是，由于成本原因，台积电早期并不愿意接受High NA EUV。此前，台积电CEO魏哲家缺席了“台积电技术研讨会2024”，而是前往位于荷兰埃因霍温的ASML总部讨论设备。
现在看来，这有点像台积电的谈判游戏，或许是在与ASML争取更好的条件。
据传，魏哲家亲自与ASML谈判，达成协议，通过采购新设备和销售旧机型相结合的方式，将整体价格降低近20%。 ASML之所以同意以折扣价向台积电出售High-NA EUV设备，主要是因为台积电是其超级VIP客户，ASML给予了很大的让步。这一让步包括全力协助台积电进行机器采购、校准和技术支持，以加快上市时间。
因此，台积电的态度也发生了巨大的转变，从最初对新款High NA EUV光刻机的价格犹豫不决，到积极寻求合作。
据悉，台积电预计本季度将在其位于中国台湾新竹总部附近的研发中心安装一台新的高NA EUV光刻机。短期内，台积电计划使用高NA EUV光刻机主要用于研发，开发客户驱动创新所需的相关基础设施和模式解决方案。
根据ASML的路线图，第一代High-NA EUV光刻机EXE:5000可能主要供晶圆制造商进行相关实验和测试，以便该公司更好地了解High-NA EUV设备的使用并获得宝贵的经验。实际量产将依赖2024年底发货的EXE:5200。
台积电即将推出的 N2（2 纳米级）和 A16（1.6 纳米级）工艺技术将完全依赖于传统 EUV 设备，其光学元件的数值孔径为 0.33。业界预计台积电最早可能在 2028 年或更晚在 A14（1.4nm 级别）制程技术中采用 0.55 NA EUV 工具，不过该公司尚未正式证实这一点。
与竞争对手相比，台积电可以通过不断的生产实践积累宝贵的经验数据并优化工艺，难以构建“订单驱动-技术迭代-重新获得订单”的良性循环系统。换句话说，台积电拥有极其庞大且优质的客户群，可以帮助他们调试各种设备bug，而这正是三星和英特尔所缺乏的。
台积电布局策略：不留宝藏
笔者此前曾提到，从三大巨头的布局策略和方式来看，台积电往往被认为是保守的技术开发商。它倾向于在部署新技术之前确保其成熟度和可靠性，而不是急于部署新技术。推向市场。
从实际市场表现来看，台积电此举可以降低技术故障的风险，提高芯片的产量和质量，从而保证客户满意度。
例如，三星于2018年开始在其7nm工艺中使用EUV光刻机，但台积电选择等待。在确认 EUV 工具的稳定性和成熟度并解决或至少确定相关问题之前，2019 年的 N7+ 工艺中不会开始使用 EUV。
此后，台积电在向GAA流程过渡的过程中，继续运营这种模式。凭借其在工艺领先和生产良率方面的技术优势和积累，完全有能力与采用GAA技术架构的三星竞争。
在Intel重注的BSPDN背面供电技术上，台积电还在慢慢摸索，计划加入N2P，2026年底才开始量产。
这种谨慎的做法有助于台积电确保其工艺技术的稳定性和可预测性，从而为客户提供高质量的芯片。
但从先进封装领域来看，台积电一改常态，积极率先布局。先进工艺与先进封装的结合为其带来了新一波的增长。
这种宽松的策略充分凸显了台积电的战略理念和独特愿景。台积电在其瞄准的蓝海赛道上一直敢于先行。无论是十年前率先试产16nm制程技术并超越英特尔，还是五年前部署先进封装收获如今的AI红利，台积电都精彩演绎了所谓凤凰无双，宝藏不落。
在保持较大优势的先进制造工艺领域，即使面对三星和英特尔日益加大的压力，台积电也没有选择盲目进取。相反，它采取了先观察后跟随的策略。在做了充分的准备和规划后，台积电“顺势而为”，凭借强大的产能、良率和客户基础的基本优势，保持了不败之地。
SK海力士推出高NA EUV并押注HBM
此外，在存储领域，SK海力士首款高NA EUV光刻机“EXE:5200”预计将于2026年推出，以支持其先进DRAM产品的量产。此举进一步表明了半导体行业对先进工艺技术的持续追求和投入。
2023年，SK海力士组建了一个单独的团队来开发High-NA EUV技术。
作为HBM领域的巨头，SK海力士正在不断加大内部对High-NA EUV技术开发的投入，并积极扩充相关研发团队。尽管有关设备安装的特定FAB位置的信息以及额外投资的方向尚未公开，但该行业通常希望该技术会迅速应用于0a（单位纳米）的大规模生产到DRAM的大规模生产进一步提高产品竞争力。
写在最后
低于7nm的世界是替代冒险家的天堂，TSMC，三星和英特尔之间的竞争关系变得越来越微妙。
根据光刻计算机的“瑞利公式”，光刻技术的改进在过去几十年中已在多个维度上进行了全面启动，也就是说，曝光波长，数值孔径和过程因素已连续优化。但是，当前的暴露波长缩短以及数值孔径（NA）的增加已接近物理和成本考虑的限制。
现在，我们越来越接近摩尔法律的极限，该行业几乎已经达到了隧道的尽头。 2NM和接下来的几代过程节点将是筹码巨头抓住市场的关键。
在全球范围内，在TSMC，Intel和等半导体巨头中，竞争正在加热，以在低2NM过程中获取高NA EUV设备。英特尔是2023年12月第一个获得该设备的人，其次是TSMC在2024年的第三季度。尽管三星的订单迟到了，但实现稳定的产量可能是确定行业领导力的关键因素。
但是，Chip 的竞争不仅是技术竞争，而且是各个方面的全面竞争，例如客户，品牌，产量和生产能力。我想知道英特尔和三星是否可以抓住机会重新出现在新市场的曙光中。如果失败，则TSMC将保持最高。
